[첨단 헬로티]
실리콘랩스(Silicon Labs)는 자사의 Si539x 지터 감쇠기 제품군에 새로운 옵션 제품을 추가한다고 20일 밝혔다.
신제품은 레퍼런스를 통합하고 있어서 고속 네트워킹 시스템의 신뢰성과 성능을 높이고, PCB 레이아웃도 간소화한다.
실리콘랩스는 Si539x 지터 감쇠기가 100/200/400/600/800G 설계의 까다로운 레퍼런스 클럭 요건을 충족하도록 특별히 설계된 것으로서, 최첨단 이더넷 스위치용 SoC, PHY, FPGA, ASIC에 사용되는 56G PAM-4 SerDes의 엄격한 지터 요건을 기준치보다 40% 이상 여유 있게 충족하며, 새롭게 떠오르고 있는 112G SerDes 설계용으로도 적합한 솔루션을 제공한다고 전했다.
실리콘랩스의 제임스 윌슨(James Wilson) 타이밍 제품 총괄 매니저는 “네트워크 장비 공급회사들은 5G 무선 트래픽을 처리할 수 있는 더 빠른 속도와 더 큰 용량의 제품을 공급하기 위해 경쟁 중이다. 이러한 장비들로 옮겨가려면 프런트홀/백홀, 메트로/코어 및 데이터 센터 애플리케이션용으로 더 우수한 성능의 타이밍 솔루션이 필요하다”고 말했다.
이어, “56Gbps SerDes를 내장한 FPGA와 PHY는 더 큰 용량의 100/200/400/600/800G 광통신 및 이더넷 라인카드를 구현할 수 있지만, 회로 보드 설계는 점점 더 복잡해지고 레이아웃과 관련한 어려움들은 점점 더 늘어나기 마련이다. 실리콘랩스는 최신 Si539x 지터 감쇠기 내부에 레퍼런스를 통합함으로써, 관련 업계가 더 많은 수의 포트와 더 큰 용량의 100/200/400/600/800G 설계로 손쉽게 옮겨갈 수 있도록 지원한다”고 덧붙였다.
